当前位置:首页 > 图书资源 > 利来国际网纳米级CMOS超大规模集成电路可制造性设计

利来国际网纳米级CMOS超大规模集成电路可制造性设计


更新时间:2018-09-14 22:00:14

这款【 利来国际网纳米级CMOS超大规模集成电路可制造性设计】资源经过9盘网盘审核之后发布,推荐您使用百度云或者迅雷下载。如果迅雷无法自动调用下载,请使用(右键该地址-复制链接-新建下载)的方式下载。发布时间:2018-09-14 22:00:14

资源简介

  《纳米级CMOS超大规模集成电路可制造性设计》的内容包括:CMOSVLSI电路设计的技术趋势;半导体制造技术;光刻技术;工艺和器件的扰动和缺陷分析与建模;面向可制造性的物理设计技术;测量、制造缺陷和缺陷提取;缺陷影响的建模和合格率提高技术;物理设计和可靠性;DFM工具和DFM方法。

 

内容简介

  《纳米级CMOS超大规模集成电路可制造性设计》的内容包括:CMOSVLSI电路设计的技术趋势;半导体制造技术;光刻技术;工艺和器件的扰动和缺陷分析与建模;面向可制造性的物理设计技术;测量、制造缺陷和缺陷提取;缺陷影响的建模和合格率提高技术;物理设计和可靠性;DFM工具和DFM方法。

作者简介

Sandip Kundu,PH.D.,是马萨诸塞大学阿姆赫斯特分校电气与计算机工程系的教授,专业从事VLSI设计与测试。此前,他曾任英特尔公司的首席工程师和IBM公司的研究组成员。

Aswin Sreedhar,PH.D.,是马萨诸塞大学阿姆赫斯特分校电气与计算机工程系的研究助理。他的研究兴趣是面向VLSI系统的可制造性设计和电路可靠性设计的统计技术。此前,他曾在英特尔公司和做毕业实习。另外Sreedhar博士凭借基于光刻的成品率建模获得了2009年DATE会议的最佳论文奖。

目录

第1章 绪论
1.1技术趋势:延续摩尔定律
1.1.1器件的改进
1.1.2材料科学的贡献
1.1.3深亚波长光刻
1.2可制造性设计
1.2.1DFM的经济价值
1.2.2偏差
1.2.3对基于模型的DFM方法的需求
1.3可n靠性设计
1.4小结
参考文献

第2章 半导体制造
2.1概述
2.2图形生成工艺
2.2.1光刻
2.2.2刻蚀技术
2.3光学图形生成
2.3.1照明系统
2.3.2衍射
2.3.3成像透镜系统
2.3.4曝光系统
2.3.5空间像与缩小成像
2.3.6光刻胶图形生成
2.3.7部分相干
2.4光刻建模
2.4.1唯象建模
2.4.2光刻胶的完全物理建模
2.5小结
参考文献

第3章 工艺和器件偏差:分析与建模
3.1概述
3.2栅极长度偏差
3.2.1光刻导致的图形化偏差
3.2.2线边缘粗糙度:理论与特性
3.3栅极宽度偏差
3.4原子的波动
3.5金属和电介质厚度偏差
3.6应力引起的偏差
3.7小结
参考文献

第4章 面向制造的物理设计
4.1概述
4.2光刻工艺窗口的控制
4.3分辨率增强技术
4.3.1光学邻近效应修正
4.3.2亚分辨率辅助图形
4.3.3相移掩膜
4.3.4离轴照明
4.4DFM的物理设计
4.4.1几何设计规则
……
第5章 计量、制造缺陷以及缺陷提取
第6章 缺陷影响的建模以及成品率提高技术
第7章 物理设计和可靠性
第8章 可制造性设计:工具和方法学
 

下载地址列表

下载地址1

发表评论 共有0条评论